为了使二个SDRAM我查阅了很多关于时钟线等长的信息，设置等长的方法有很多。在这里，我们只学习如何通过设置约束规则，然后通过延迟处理来的目的。

南皇电子专注于整合中国优质电子Allegro代理商国内领先的现货资源，提供合理的行业价格、战略备货、快速交付控制Allegro芯片供应商，轻松满足您的需求Allegro芯片采购需求.（http://www.algrel.com/）

首先，我们必须为我们想要等长线找到准确的数据。因此，我首先安排了最长的时钟线

然后，通过display-->element查看他的长度，可以看到：

Netpathlength:1113.48MIL

这就是我们参考的长度。这个值也可以在下面的约束管理器中看到。然后我们打开约束管理器，打开约束管理器

注意图中的颜色部分，可以在右边到所有网络

右键鼠标在你想等长的网络名称上，选择创建引脚对准

然后在右侧输入最大和最小值，如图所示

我的最小值是1110MIL，最大值是1150MIL，参照最长时钟线设置

此时，右键并选择时钟网络名称Analyze

我们会看到这种效果

这张照片中的绿色部分是你已经布置的时钟线的长度。如果它不在范围内，它将显示为红色

也就是说，我们的最小值差距是37Allegro中文官网6mil，怎么办？以下是手动延迟或延长操作。

启动Route-->DelayTune

设置右边属性

在另一个短时钟线上，开始拖出一些回形线

如果右边是红色，

然后继续改变拖动，改变大小，直到红色部分变成绿色

然后完成等长设置.